首頁 招聘信息 教師招聘 企業招聘 網絡資訊 公務員 事業單位 貴州信息 科技資訊    

TOP

SiP封裝在5G和IoT時代面臨的挑戰(一)
9月10日到11日,由博聞創意會展(深圳)有限公司主辦的“第三屆中國系統級封裝大會”(SiP Conference China 2019)在深圳舉辦。在本次大會上,SiP封裝產業鏈上的多家公司分享了面向5G、手機、loT和可穿戴設備等應用的SiP系統解決方案,并圍繞SiP測試、組裝工藝與技術,帶來先進的5G材料和基片解決方案,共同探尋SiP業務與技術趨勢。

SiP發展趨勢

從手機射頻前端近幾年的變化,可以看出,手機射頻前端模塊的集成度越來越高。可穿戴設備的集成度也越來越高。
近年來,SiP產品的市場需求正在迅猛增長,以前,SiP產品主要應用在相對較小的PCB設計和低功耗產品應用中,比如手機、數碼相機和汽車電子等。
但現在,隨著5G、AI和物聯網部署的快速推進,SiP產品需求快速增長。比如現在的智能手機一般需要8~16個SiP產品,可穿戴產品未來會將所有功能都封裝進一個SiP產品內。會上多位演講嘉賓都提到5G手機將會需要更多的SiP產品。
智能手機中用到SiP產品的地方有音頻放大器電源管理、射頻前端、觸摸屏驅動器,以及WiFi和藍牙等等。
 

SiP模塊封裝

 
圖1:SiP產品在智能手機中的應用。
SiP供應鏈上的玩家主要分為垂直整合系統公司,比如蘋果;定制化系統公司,比如vivo;小芯片方案供應商,比如高通;以及OSAT/EMS,比如Amkor、JCET、富士康等。
但系統集成度方式其實有三種:SoC、SiP和SoB。這三種方式也各有其優缺點。
 

SoC,SiP,SoB

圖2:系統集成的三種方式優缺點對比。
SoC(System on Chip,系統級芯片)是將多種功能集成在同一芯片上。其優點顯而易見,它具有最高的集成度,更好的性能、更低的功耗和傳輸成本;缺點是有很高的技術門檻,開發周期(TTM)會比較長,一般需要50~60周,還有就是不夠靈活和受摩爾定律的影響。
SiP是將多種功能芯片,包括處理器、存儲器等功能芯片集成在一個封裝內,從而實現一個基本完整的功能。其主流封裝形式是BGA。的優勢是可以異構集成,開發周期24~29周。
SoB(System on Board)則是基于基板方式的封裝。開發周期一般是12到15周。生命周期24~29周。
一般來說,對生命周期相對較長的產品來說,SoC將作為需要產品的核心;如果對產品開發周期要求高、生命周期短、面積小、靈活性高的產品,則更傾向于使用SiP或者SoB。
比如vivo封裝技術專家楊俊在系統級封裝大會上就表示,目前vivo使用得更多的是SoB和SiP封裝形式。

SiP面臨的EDA挑戰

5G射頻前端對SiP的需求特別大,但隨著封裝越來越緊湊,未來還可能需要將毫米波波段集成進去,因此SiP產品的電磁(EM)仿真變得越來越重要。也就是說SiP產品需要進行精確的3D EM仿真。
芯禾科技工程副總裁代文亮博士表示,目前沒有單一的電磁場求解技術可以解決今天所有的挑戰。商業電磁場仿真工具也一直在創新中,目前可以提供電磁場仿真工具的企業有芯禾科技、NI、Mentor,以及Cadence等廠商。
 

 
圖3:商業電磁場仿真工具市場一覽。
芯禾科技可以提供的工具有IRIS、iModeler和Metis
其中IRIS工具已經可以支持主流的代工廠工藝,包括TSMC、UMC、SMIC、Globalfoundries,以及三星等。而且已通過了多個代工廠的工藝節點認證。
 

 
圖4:芯禾科技電磁仿真工具應用案例。
Mentor也將其在芯片仿真領域的優勢帶入了SiP領域中來了,Mentor, a Siemens Business亞太區先進封裝技術經理紀柏霖在演講中表示,以前只做芯片封裝時,根本不需要考慮布局布線的問題,封裝也不需要另外再做仿真,但SiP產品不一樣,因為不用的芯片是集成在一個基板上的,必須要考慮布局布線和仿真問題,還需要做SI/PI/EMI分析、熱應力分析、LVS/DRC、可靠性分析(ESD),以及可制造性分析等等。
他重點介紹了Xpedition和Calibre 3DSTACK在SiP中的應用。

SiP面臨的封裝和測試挑戰

SiP產品中,如果集成多個射頻芯片的話,其EMI問題可能會變得更加難以處理。矽品精密研發中心處長蔡瀛州介紹了矽品精密的處理方法,可以在封裝前加一層EMI屏蔽罩。
 

矽品精密研發中心處長蔡瀛州在介紹矽品精密的EMI屏蔽罩解決方案。

 
圖5:矽品精密研發中心處長蔡瀛州在介紹矽品精密的EMI屏蔽罩解決方案。
他同時介紹了不用應用場景所使用的SiP形式和發展趨勢,比如云端AI和網絡SiP產品常使用FCBGA、2.5D、3D和FO-MCM封裝形式;邊緣AI和設備常使用PoP和FC-ETS封裝形式。
 

 
圖6:AI新品的封裝技術。
高性能計算封裝趨勢正在從開始的FCBGA和2.5D封裝形式向3D封裝轉換。
 

SiP發展趨勢

 
圖7:3D SiP技術的發展趨勢。
而SiP的測試挑戰是顯而易見的,因為系統復雜度和封裝集成度都增加了,而產品上市時間卻縮短了。那如何緩解SiP最后一步的測試壓力呢?NI給出的解決方案是增加中間段測試。
SiP與SoC測試流程中都包含晶圓代工(Foundry)與委外封測代工(OSAT),主要區別體現在OSAT段。在SiP測試的OSAT段測試中,基板(Substrate)、裸片(die)、封裝等的測試會有不同的供應商來做,為了整個流程的質量控制,還會有不同的中間段測試。
 

 
圖8:傳統的SoC測試流程 vs SiP測試流程
通常來講,SiP測試的方法主要有4種:
傳統的ATE測試,難以擴展定制;
In House Design Solution即定制化測試;
將系統級測試軟件與傳統測試儀器相結合;
Open Architecture Platform即開放式架構平臺,它既有ATE的功能,同時它又可以很容易地集成到原
您看到此篇文章時的感受是:
Tags: 責任編輯:admin
首頁 上一頁 1 2 下一頁 尾頁 1/2/2
】【打印繁體】【投稿】【收藏】 【推薦】【舉報】【評論】 【關閉】 【返回頂部
分享到QQ空間
分享到: 
上一篇數字經濟新時代:5G+AI 下一篇平順交警:上好交通安全課 服務企..
 

相關欄目

最新文章

招聘招考

警察与土匪注册 足球比分直播网皇冠网 福利彩3d今天开奖结果 麻将玩3局领微信红包2019 哈尔滨手机版真人麻将 老时时彩 11选5北京开奖 贵州打2快的麻将怎么算钱 攒劲甘肃麻将技巧 彩票大赢家比分 310大赢家比分 巨款大冲击 1分彩是官方彩吗 球探比分捷报比分直播 股票融资门槛ˉ杨方配资 北京小赛车微信群 杭州麻将怎么才算胡